愛華網數字電子技術課程設計
實習課題：數字鐘的設計
一.設計目的
1.進一步掌握各芯片的邏輯功能及使用方法。
2.進一步掌握數字鐘的設計方法和和計數器相互級聯的方法。
3.進一步掌握數字系統(tǒng)的設計和數字系統(tǒng)功能的測試方法。
4.進一步掌握數字系統(tǒng)的制作和布線方法。
二.設計要求
1．設計指標
Ø數字鐘具有顯示時、分、秒的功能；
Ø有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間；
Ø并且要求走時準確。
2．設計要求
Ø畫出電路原理圖（或仿真電路圖）；
Ø元器件及參數選擇，有相關原器件清單；
3．制作要求 自行裝配和調試，并能發(fā)現問題和解決問題。
4．編寫設計報告 寫出設計與制作的全過程，附上有關資料和圖紙，有心得體會。
三.總體概要設計：
數字鐘實際上是一個對標準頻率（1HZ）進行計數的計數電路。由于計數的起始時間不可能與標準時間（如北京時間）一致，故需要在電路上加一個校時電路，同時標準的1HZ時間信號必須做到準確穩(wěn)定。通常使用石英晶體振蕩器電路構成數字鐘。圖1所示為數字鐘的一般構成框圖。
圖1 數字鐘的組成框圖
⑴晶體振蕩器電路
晶體振蕩器電路給數字鐘提供一個頻率穩(wěn)定準確的32768Ｈz的脈沖，可保證數字鐘的走時準確及穩(wěn)定。不管是指針式的電子鐘還是數字顯示的電子鐘都使用了晶體振蕩器電路。
⑵分頻器電路
分頻器電路將32768Ｈz的高頻方波信號經CD4060和74LS90的二分頻的分頻后得到1Hz的方波信號，可以供秒計數器進行計數。分頻器實際上也就是計數器。
⑶時間計數器電路
時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，時個位和時十位計數器可以設計為12進制計數器或者24進制計數器，我們這里根據自己的意愿設計成24進制計數器。
⑷譯碼驅動電路
譯碼驅動電路將計數器輸出的8421BCD碼轉換為數碼管需要的邏輯狀態(tài)，并且為保證數碼管正常工作提供足夠的工作電流。
⑸數碼管
數碼管通常有發(fā)光二極管（LED）數碼管和液晶（LCD）數碼管，本設計采用的為ＬＥＤ數碼管。
四．各單元模塊設計和分析
１）晶體振蕩器電路
晶體振蕩器是構成數字式時鐘的核心，它保證了時鐘的走時準確及穩(wěn)定。
圖2所示電路通過ＣＭＯＳ非門構成的輸出為方波的數字式晶體振蕩電路，這個電路中，ＣＭＯＳ非門Ｕ１與晶體、電容和電阻構成晶體振蕩器電路，Ｕ２實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻Ｒ１為非門提供偏置，使電路工作于放大區(qū)域，即非門的功能近似于一個高增益的反相放大器。電容Ｃ１、Ｃ２與晶體構成一個諧振型網絡，完成對振蕩頻率的控制功能，同時提供了一個１８０度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準確性，從而保證了輸出頻率的穩(wěn)定和準確。
晶體XTAL的頻率選為32768HZ。該元件專為數字鐘電路而設計，其頻率較低，有利于減少分頻器級數。
從有關手冊中，可查得C1、C2分別為20pF，和200PF當要求頻率準確度和穩(wěn)定度更高時，還可接入校正電容并采取溫度補償措施。
由于CMOS電路的輸入阻抗極高，因此反饋電阻R1可選為20MΩ。較高的反饋電阻有利于提高振蕩頻率的穩(wěn)定性。
圖2 晶體振蕩器電路圖
２）分頻器電路
通常，數字鐘的晶體振蕩器輸出頻率較高，為了得到１Ｈz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。
通常實現分頻器的電路是計數器電路，一般采用多級２進制計數器來實現。例如，將32767Ｈz的振蕩信號分頻為１ＨZ的分頻倍數為32767（２１５），即實現該分頻功能的計數器相當于１５極２進制計數器。
本實驗中采用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振蕩電路所需的非門，使用更為方便。
ＣＤ4060計數為最高為１４級２進制計數器，可以將32767ＨZ的信號分頻為２ＨZ，而經過74LS90可以將它分為1HZ的信號。如圖3所示，可以直接實現振蕩和分頻的功能。
圖3 CD4046和74LS90的分頻電路圖
３）時間計數單元
時間計數單元有時計數、分計數和秒計數等幾個部分。
時計數單元一般為24進制計數器計數器，其輸出為兩位8421BCD碼形式；分計數和秒計數單元為６０進制計數器，其輸出也為8421BCD碼。
本實驗采取了74LS90（邊沿觸發(fā)） 用兩塊芯片進行級聯來產生60進制和24進制
秒個位計數單元為１０進制計數器，無需進制轉換，只需將Ｑ0與ＣＰ1（下降沿有效）相連即可。ＣＰ0（下降沒效）與１ＨZ秒輸入信號相連，Ｑ3可作為向上的進位信號與十位計數單元的ＣＰ1相連。
秒十位計數單元為６進制計數器，需要進制轉換。將１０進制計數器轉換為６進制計數器的電路連接，其中Ｑ2可作為向上的進位信號與分個位的計數單元的ＣＰ0相連。
分個位和分十位計數單元電路結構分別與秒個位和秒十位計數單元完全相同，也是分個位計數單元的Ｑ3作為向上的進位信號應與分十位計數單元的ＣＰ0相連，分十位計數單元的Ｑ2作為向上的進位信號應與時個位計數單元的ＣＰ0相連。60進制的連接如圖4所示。
時個位計數單元電路結構仍與秒或個位計數單元相同，但是要求，整個時計數單元應為24進制計數器，所以在兩塊74LS90構成的100進制中截取24，就得在24的時候進行異步清零。24進制計數功能的電路如圖5所示。(74LS90的2，3腳同時接高電平才能置零)
4）譯碼驅動及顯示單元
計數器實現了對時間的累計以8421BCD碼形式輸出，選用顯示譯碼電路將計數器的輸出數碼轉換為數碼顯示器件所需要的輸出邏輯和一定的電流，選用74LS47作為顯示譯碼電路，選用74LS546八段共陽LED數碼管作為顯示單元電路，如圖6所示。
圖6 譯碼驅動和顯示電路
5）校時電源電路
當重新接通電源或走時出現誤差時都需要對時間進行校正。通常，校正時間的方法是：首先截斷正常的計數通路，然后再進行人工出觸發(fā)計數或將頻率較高的方波信號加到需要校正的計數單元的輸入端，校正好后，再轉入正常計時狀態(tài)即可。
根據要求，數字鐘應具有分校正和時校正功能，因此，應截斷分個位和時個位的直接計數通路，并采用正常計時信號與校正信號可以隨時切換的電路接入其中。圖7所示為所設計的校時電路。
校時電路接法一
校時電路接法二
圖7 校正電路
6）整點報時電路（沒有設計，可擴展）
一般時鐘都應具備整點報時電路功能，即在時間出現整點前數秒內，數字鐘會自動報時，以示提醒。其作用方式是發(fā)出連續(xù)的或有節(jié)奏的音頻聲波，較復雜的也可以是實時語音提示。
根據要求，電路應在整點前10秒鐘內開始整點報時，即當時間在59分51秒到59分59秒期間時，報時電路報時控制信號。報時電路選74HC30，作為選蜂鳴器為電聲器件，選用CC4016模擬開關作控制，使蜂鳴器可以一響一停。如圖8所示。
圖8
五.電路的PCB布線與銅板的布線
1）在完成了理論設計的基礎上，進行對自己設計不大肯定的電路，利用軟件Multism進行模擬，模擬結果符合設計要求。接下來是利用PROTEL99進行原理圖的接線及PCB圖的布線。因為只能做單面板所以PCB布線比較困難。
2）在PCB圖打印出來后緊接著壓板和腐蝕，鉆孔。
3）在焊接前，首先對各元器件進 行測試，檢查是否芯片存在問題。
在確認沒有問題之后，就可以按照布線方案來進行布線了。
布線方案:
首先安裝的是晶體振蕩電路電路。按照理論設計和已經在Multism軟件中驗證過的電路進行安裝，當然實際安裝中有不可預見的問題可能發(fā)生，我才用示波器來觀察，果然，象設計和預料的那樣，1HZ的脈沖波形出現。
其次安裝驅動和計數模塊。對譯碼驅動電路和計數電路同時布線，但是，先只進行它的一個顯示管和一塊74LS47和一塊74LS90（秒的個位）安裝，當驗證產生的計數沒有問題時，才盡一步對它進行擴展，安裝秒的十位，分的個位和十位，以及時的個位和十位，并進行檢驗，為什么不安裝完驅動模塊再進行計數模塊的安裝呢？我認為這樣可以方便我們的檢驗，當裝完了那么一個龐大的電路后，一旦哪里出錯，進行檢查怎么說也是個難事。
六、設計過程中遇到的問題及其解決方法。
1）在焊接電路板時由于不小心連接了兩條本來不相連的銅線，結果接上電源后毫無顯示，用萬用表測量電路上的VCC和GND,發(fā)現只有零點幾伏的電壓，排查后，去掉焊錫，接上5伏電源，電路接通！
2）當時鐘工作一段時間后發(fā)現數碼管顯示數固定在一個讀數，這讓我百般不解，始終發(fā)現不了原因，后來上網查資料才發(fā)現，晶振需接30Pf的電容才能穩(wěn)定起振，而我只接了20Pf的電容。換上30Pf電容，電路正常工作。
3）由于剛開始時數碼管沒有接上保護電阻，結果每個數碼管都有燒壞的段，剛開始以為是譯碼器的問題，后來重新換上新的數碼管并加了保護電阻，一切OK！
七、設計體會
在此次的數字鐘設計過程中，更進一步地熟悉了芯片的結構及掌握了各芯片的工作原理和其具體的使用方法。
在連接六進制、十進制、六十進制的進位及十二進制的接法中，要求熟悉邏輯電路及其芯片各引腳的功能，那么在電路出錯時便能準確地找出錯誤所在并及時糾正了。
在設計電路中，往往是先仿真后連接實物圖，但有時候仿真和電路連接并不是完全一致的，例如仿真的連接示意圖中，往往沒有接高電平的16腳或14腳以及接低電平的7腳或8腳，因此在實際的電路連接中往往容易遺漏。又例如74HC390芯片，其本身就是一個十進制計數器，在仿真電路中必須連接反饋線才能正常顯示，而在實際電路中無需再連接，因此仿真圖和電路連接圖還是有一定區(qū)別的。
在設計電路的連接圖中出錯的主要原因都是焊接和芯片的接觸不良以及接線的錯誤所引起的。
此次的數字鐘設計重在于仿真和接線，雖然能把電路圖接出來，并能正常顯示，但對于電路本身的原理并不是十分熟悉。在設計過程中發(fā)現了問題返回去看書，溫習和鞏固了課本知識。此次設計還熟悉運用Multism軟件和Protel99軟件。
八．元器件清單
1．實驗中所需的器材
Ø5V電源. 示波器.萬用表.鑷子1把.剪刀1把.撥線銓1把.導線 若干
Ø共陽八段數碼管6個。
Ø74LS90芯片7塊。
Ø74LS51芯片1塊。
Ø74LS04芯片1塊。
Ø74LS47芯片6塊。
ØCD4060芯片1塊。
Ø510Ω電阻1個。
Ø500Ω電阻1個。
Ø10MΩ電阻1個。
Ø30p電容1個。
Ø30p電容1個。
Ø32.768k時鐘晶體1個。
參考文獻：數字電子技術基礎（第五版）清華大學電子學教研組 編閻石 主編
電子技術基礎實驗（第二版） 華中理工大學電子學教研室編陳大欽 主編
芯片查詢網址： www.21icsearch.com
